

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ
РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное автономное образовательное учреждение
высшего образования «Санкт-Петербургский политехнический университет
Петра Великого»

Институт компьютерных наук и кибербезопасности

Высшая школа технологий искусственного интеллекта

Направление: 02.03.01 Математика и компьютерные науки

Отчет о выполнении лабораторной работы №3
по дисциплине «Архитектура суперкомпьютеров»

Разработка модели кэш-памяти прямого отображения
Вариант 11

Выполнил студент группы
№5130201/30001

Радионова П. В. _____

Проверил преподаватель

Чуватов М. В. _____

«_____» _____ 2025г.

Санкт-Петербург, 2025

Содержание

Введение	3
1 Постановка задачи	4
2 Выполнение работы	6
Заключение	12

Введение

В отчете приведено описание хода выполнения лабораторной работы по дисциплине «Архитектура суперкомпьютеров». Работа содержит в себе разработку модели кэш-памяти прямого отображения и состоит из двух частей, которые подробно описаны в разделах отчета.

Кэш-память с прямым отображением – это простой и эффективный способ ускорения доступа к данным. Её суть в том, что каждый блок оперативной памяти жёстко привязан к одной конкретной строке кэша. Когда процессору нужно прочитать данные, адрес разбивается на три части: тэг, индекс и смещение.

Индекс указывает на конкретную строку кэша, тэг проверяет, те ли там данные, а смещение выбирает нужное слово внутри строки. Ещё у каждой строки есть бит валидности — если он «0», данные в этой ячейке считаются недостоверными, и кэш придётся заполнить заново.

Если нужных данных в кэше нет (тэги не совпали или бит валидности «0»), процессор загружает их из основной памяти — причём ровно в ту же строку кэша, на которую указывает индекс. Поскольку кэш работает быстрее, чем оперативная память, такой подход ускоряет работу — но только если данные уже загружены.

1 Постановка задачи

Содержание лабораторной работы состоит из двух частей, каждая из которых содержит свои цели и задачи.

Первая часть работы

В первой части лабораторной работы требуется составить модель кэш-памяти прямого отображения в среде моделирования logisim-evolution и реализовать в этой модели перечисленные ниже свойства.

1. Побайтовая адресация: каждый адрес в памяти соответствует одному байту.
2. Строковый доступ к основной памяти: минимальный объем данных, который можно считать из основной памяти, равен строке кэша.
3. Каждая строка кэша содержит бит валидности, который задает состояние строки.
4. Любое чтение из основной памяти сохраняет данные в кэш.
5. Результат чтения из памяти – регистр разрядностью 8 бит.

Схема должна функционировать следующим образом:

1. Оператор указывает адрес нужного ему слова (байта) в основной памяти, либо адрес генерируется случайным образом.
2. Кэш-контроллер анализирует адрес и проверяет наличие соответствующей строки в кэш-памяти.
3. Запрошенное слово (байт) загружается из кэш-памяти в регистр-получатель в случае попадания.
4. В случае промаха строка читается из основной памяти и записывается в кэш-память, запрошенное слово (байт) загружается из кэш-памяти в регистр-получатель.

Тэговая директория, которая содержит таблицу тэгов и состояний строк кэш-памяти, должна быть реализована в виде набора регистров. Кэш-память также должна быть реализована в виде набора регистров.

Исходные данные для варианта 11:

- 8 строк в кэш-памяти;
- длина строки 8 байт;
- размер адресуемой памяти - 512 байт.

Вторая часть работы

Во второй части работы необходимо на основе модели, реализованной в первой части, выполнить перечисленные ниже задачи.

1. Разделить линию тактирования, в 4 раза замедлив ответвления, подключенные к элементам ОЗУ.
2. При выполнении операции чтения слова по указанному адресу в целевой регистр сначала выполнять проверку наличия строки в кэше. В случае попадания читать слово из строки кэша, но при промахе продолжать обращение к основной памяти: читать строку отуда, записывая её в кэш, а запрошенное слово – в целевой регистр.

2 Выполнение работы

Первая часть работы

Перед началом построения модели были посчитаны разрядности адреса, тэга, индекса и смещения на основе исходных данных.

Размер адресуемой памяти 512 байт:

$$512 = 2^9,$$

$$\Rightarrow \text{разрядность адреса} = 9.$$

Длина строки 8 байт:

$$8 = 2^3$$

$$\Rightarrow \text{длина смещения} = 3.$$

Кэш-память содержит в себе 8 строк:

$$8 = 2^3$$

$$\Rightarrow \text{разрядность индекса} = 3.$$

$$\text{Тогда разрядность тэга} = 9 - 3 - 3 = 3.$$

На рис. 1 представлены добавленные на схему контакт для ввода адреса и генератор случайного числа, служащий для генерации случайного адреса. Мультиплексор, добавленный на схему, выбирает адрес для использования.





Рис. 1. Фрагмент для ввода адреса

На рис. 2 продемонстрировано размещение основной памяти – элемента RAM разрядностью 64 бита (длина строки 8 байт = 64 бит).

Доступ к памяти осуществляется по строкам, следовательно, та часть адреса, что отвечает за смещение, не используется при обращении к основной памяти. Из этого следует, что разрядность адреса элемента $\text{RAM} = 9 - 3 = 6$ бит.



На рис. 3 приведена схема `cashe_memory`, которая реализована для хранения одной строки, её тэга и бита валидности.

Регистр разрядностью 64 бита необходим для хранения строки, регистр разрядностью 3 бита служит для хранения тэга строки, которая была записана в кэш, а регистр разрядностью 1 бит нужен для хранения значения бита валидности. Контакт с битом-сообщением о необходимости записать строку в регистры кэша подсоединен к контакту «WE» всех имеющихся на схеме регистров; контакт с битом для сброса данных также присоединен к контакту «R» всех регистров.

Адрес разделяется на тэг и смещение, соответствующие 3 старшим битам и 4 младшим битам соответственно. Далее тэг выводится на регистр тэговой директории, и, когда на контакте Write_enable и тактовом сигнале будет значение «1», тэг будет записан. Далее компаратор сравнивает полученный из адреса тэг с регистром, после чего значение компаратора подается на элемент логического AND, результат которого ведет к контакту hit. Таким образом, на выходе hit будет получено значение «1» в случае, когда тэги совпадают, бит действительности равен 1 и есть тактовый сигнал.

Выход из регистра со строкой подключен к мультиплексору, к выбирающим битам которого подается смещение из адреса.

Таким образом, схема представляет собой блок кэша, хранящим одну строку.




Рис. 3. Полная схема cache_memory

На рис. 4 продемонстрировано соединение основной памяти, то есть элемента RAM, со схемами cache_memory. Всего схем кэша на основной схеме 8, так как каждая схема cache_memory хранит только одну строку.

Демультимплексор, обрезанный до 3 бит и выбирающими битами которого является индекс, полученный из адреса, выбирает блок кэша для чтения. Константа «1» является входным сигналом для демультимплексора.

Тактовый сигнал RST необходим для сбрасывания состояния кэша, он присоединен к контакту RST блоков кэша. На контакт address блоков кэша подается полный адрес, контакты D, OE элемента RAM соединены с соответствующими контактами блоков кэша.

На рис. 5 продемонстрирована логика, реализующая упомянутую в постановке задач последовательность функционирования схемы.

На рис. 6 продемонстрирован вывод полученного слова на регистр. Выходы Word всех блоков кэша были соединены с мультиплексором, выбирающим




Рис. 4. Основная память и кэш




Рис. 5. Последовательность функционирования схемы

битом которого является индекс. Выход из этого мультиплексора подсоединен к получающему регистру, к которому также подсоединены тактовый сигнал и сигнал RST. К контакту WE присоединен результат элемента логического OR hit-выходов блоков кэша.

Полная схема представлена на рис. 7.




Рис. 6. Вывод слова на регистр




Рис. 7. Полная схема первой части работы

Вторая часть работы

На рис. 8 приведено замедление линии тактирования основной памяти. Для этого к линии тактирования был подсоединен счетчик разрядностью 2 бита, а также компаратор. К одному из входов компаратора подсоединена константа «0», а к другому – выход счетчика. Результат, получаемый компаратором, был подключен к элементу, к которому ранее был подключен тактовый сигнал.

Пункт 2 постановки задач уже был реализован на схеме.




Рис. 8. Замедление линии тактирования

Полная схема приведена на рис. 9.




Рис. 9. Полная схема второй части работы

Заключение

В ходе выполнения лабораторной работы в среде моделирования logisim-evolution была спроектирована и реализована модель кэш-память прямого отображения со следующими параметрами: 8 строк в кэш-памяти, длина строки 8 байт, объем адресуемой памяти 512 байт. В полученной схеме обеспечена побайтовая адресация, так как команда чтения возвращает 1 байт; реализован строковый доступ к основной памяти, так как минимальная единица чтения из основной памяти – 8-байтовая строка; выделены один бит валидности и три бита тэга для каждой строки кэша, что позволяет проверять попадание и промах за один такт. Также во второй части работы было добавлено замедление линии тактирования основной памяти в 4 раза. Была реализована следующая последовательность функционирования: при выполнении операции чтения слова по указанному адресу в целевой регистр сначала выполняется проверка наличия строки в кэше, и, в случае попадания, читается слово из строки кэша, при промахе же продолжается обращение к основной памяти, строка читается оттуда, записывается в кэш, а запрошенное слово – в целевой регистр.